Backsidebus

Een backsidebus (BSB) was een speciaal communicatiepad tussen de CPU van een computer en de Level 2-cache (L2-cache). Deze bus was gebruikelijk in oudere processorarchitecturen, voordat L2-cache rechtstreeks op de CPU-chip werd geïntegreerd.

Vroege processors waren afhankelijk van twee hoofdbussen:

• Frontsidebus (FSB): verbond de CPU met het hoofdgeheugen en de chipset van het moederbord.
• Backsidebus (BSB): bood een private verbinding met hoge snelheid tussen de CPU en de externe L2-cache.

Om knelpunten te voorkomen, werkte de backsidebus vaak op dezelfde kloksnelheid als de processor. Deze was vaak sneller dan de frontsidebus, die meestal op een lagere frequentie werkte. Naarmate processorontwerpen zich ontwikkelden, verplaatsten fabrikanten de L2-cache (en later de L3-cache) naar de CPU zelf, waardoor een backsidebus niet meer nodig was. Moderne CPU's gebruiken interne verbindingen voor cache en point-to-pointverbindingen zoals Intel’s QuickPath Interconnect (QPI) of AMD’s Infinity Fabric in plaats van traditionele frontside- en backsidebussen.