Bus arrière

Un bus arrière (BSB) était une voie de communication dédiée entre le CPU d’un ordinateur et son cache de niveau 2 (L2). Il était courant dans les anciennes architectures de processeurs, avant que le cache L2 soit directement intégré à la puce du CPU.

Les premiers processeurs reposaient sur deux bus principaux :

• Bus frontal (FSB) : reliait le CPU à la mémoire principale et au jeu de composants de la carte mère.
• Bus arrière (BSB) : fournissait une liaison privée à haut débit entre le CPU et son cache L2 externe.

Pour éviter les goulots d’étranglement, le bus arrière fonctionnait souvent à la même fréquence d’horloge que le processeur. Il était souvent plus rapide que le bus frontal, qui fonctionnait généralement à une fréquence plus basse. À mesure que la conception des processeurs évoluait, les fabricants ont déplacé le cache L2 (puis le cache L3) directement sur le CPU, éliminant ainsi le besoin d’un bus arrière. Les CPU modernes utilisent des interconnexions internes de cache et des liaisons point à point, comme le QuickPath Interconnect (QPI) d’Intel ou l’Infinity Fabric d’AMD, au lieu des bus frontal et arrière traditionnels.